販売とASIC

民は売るのが仕事です。

僕は半導体メイカーの開発部隊にいたので、販売戦略やマーケティングに関して無知でした。

半導体は装置の部品なので、装置メイカーの下請けです。

装置が売れなければ、部品は売れない。

当たり前の話ですが・・・


本は装置と同じです。ひとつの製品です。

ただし、種類があまりにも多い。ほとんどは多品種少量生産です。

ASICです。


電子ブックの個人出版はASICです。



ASIC（英: application specific integrated circuit）は電子部品の種別の1つで、特定の用途向けに複数機能の回路を1つにまとめた集積回路の総称である。

デジタル回路が一般的であるが、アナログ回路を含んだりアナログ回路だけのASICもある。ASICは単機能ICと高性能演算用IC以外のほとんどすべての半導体製品を含んでいるため、多種多様なものが存在する。1990年代後半よりDRAM内蔵も可能となりFlashメモリ搭載のASICなど各社の得意分野が分かれるようになってきた。

通常「エーシック」と発音されるが、日本でも書き文字ではASICである。

機密となる回路構成を隠し、故障しやすいデバイス同士の接続箇所を大幅に減らせ、実装面積及び大量生産時のコストを低減するために作られた。

ゲートアレイ (英: gate array)
基本となる論理回路（ゲート回路）を一面に敷き詰めた「下地」を予め製造しておき、個別品種向けの配線層のみ注文に応じて作りこんで製品とする。配線層の製造工程だけで済むため製造期間が短く、下地は大量に製造するためコスト的に有利。反面、標準ゲートの組み合わせで回路を構成するため集積度・性能は劣る。

セルベース (英: cell base)
設計済みの機能ブロックを配置し、それ以外の個別ロジック回路とこれらの間の配線層を作りこんで製品とする。集積度・性能ともゲートアレイより有利だが、下地から作る分製造期間・コストは不利。

エンベデッドアレイ (英: embedded array)
ゲートアレイの下地の一部の代わりに、設計済みの機能ブロックを埋め込み、残りのロジックはゲートアレイ部分を利用して配線するもの。ゲートアレイとセルベースの折衷型である。

スタンダードセル (英: standard cell)
上記3種を総称する場合、セルベースICを指す場合など集積回路ベンダによって使い方が異なる。

ストラクチャードASIC（英: structured ASIC）
開発期間を短縮するために、ゲートアレイの下地に加えSRAMやクロック用PLL、入出力インターフェースなどの汎用機能ブロックを予め組み込み、最小限の個別設計で対応できるようにしたもの。クロック分配回路などは製造者側で専用配線層を用いて配線するなど、ユーザの設計負担を減らす工夫が見られる。各ベンダで提供する機能はかなり異なる。

デジタル回路設計では、論理回路図を描いて設計していたが、Verilog HDL 又は、VHDLと呼ばれるハードウェア記述言語の登場によって、入出力条件を中心にソフトウェア・プログラミングのように文字的な記述を行なう事で、最終的に内部回路図まで設計することが主流となった。 これらの言語は、回路情報を論理の連なりとして扱い、LSI開発効率を向上するために開発された言語である。 旧来のASIC開発では、AND、OR、NOT、FF等の論理回路記号を回路図ベースで組み合わせて設計していた。(スケマティック/ゲートレベル) しかし、現在の Verilog HDL によるRTL記述では、組み合わせ回路の論理と順序回路のタイミング条件を記述するだけでよく、ゲートレベルに比べ抽象度の高い記述が可能になって設計の開発効率が向上した。RTL記述の回路はそのままでは実際のLSIの回路に適用できないため、ゲートレベルに変換する論理合成プログラム(例：シノプシス社製 DesignCompiler 等)を使用する。詳細はEDAを参照。